**半導体デバイス技術の変遷　その１：個別素子（ダイオード・トランジスタ）から集積回路（IC）への進化**

**執筆日：　２０２６年　１１月**
**作成目的：　半導体の現状と将来を過去の技術の変化から考えるための調査**

## 1. 序論：真空管の限界と固体電子素子の夜明け

20 世紀前半までのエレクトロニクスは、真空管（Vacuum Tube）によって支えられていた。しかし、真空管はフィラメントの加熱を要するため消費電力が極めて大きく、発熱による劣化やフィラメント断線による寿命の短さ、さらには物理的な大きさや壊れやすさといった構造的限界を抱えていた。1946 年に完成した初期の電子計算機「ENIAC」は 1 万 7,000 本以上の真空管を使用しており、その巨大な筐体と頻繁な故障は、さらなるシステムの大規模化・複雑化を阻む「数の専制（Tyranny of Numbers）」と呼ばれる壁となっていた。
この限界を打破したのが、固体（半導体）中の電子や正孔の振る舞いを制御する半導体デバイス技術である。本レポートでは、整流作用を持つダイオードから増幅作用を持つトランジスタの発明、そして複数の素子を単一基板上に統合する集積回路（IC）の確立に至るデバイス技術の推移を論じる。

## 2. ダイオードと初期トランジスタの確立（1940 年代～1950 年代前半）

### (1) 半導体ダイオードと PN 接合の理論化

半導体デバイスの出発点は、電流を一方向にのみ流す整流素子（ダイオード）である。19 世紀後半に発見された鉱石検波器に端を発し、第二次世界大戦中のレーダー開発を通じて高純度なゲルマニウム（Ge）やシリコン（Si）の精製技術が飛躍的に向上した。 1940 年代後半、ベル研究所のウィリアム・ショックレーは、P 型半導体と N 型半導体を接合した「PN 接合（PN Junction）」におけるキャリア（電子・正孔）の拡散とドリフトの物理メカニズムを理論化した。この PN 接合ダイオードは、真空管二極管に代わる小型・高信頼性の整流素子として機能し、後のすべての半導体デバイスの基本構造となった。

### (2) 点接触型から接合型トランジスタへの進化

1947 年 12 月、ベル研究所のジョン・バーディーンとウォルター・ブラッテンは、ゲルマニウム結晶の表面に 2 本の金の針（エミッタとコレクタ）を極めて近接させて接触させる「点接触型トランジスタ（Point-Contact Transistor）」を発明し、固体素子による電力増幅を世界で初めて実証した。
しかし、点接触型は針の接触状態の微調整が難しく、機械的振動に弱いため量産性や信頼性に欠けていた。この課題を解決したのが、1948 年にショックレーが考案し、1951 年に実現した「接合型バイポーラトランジスタ（BJT: Bipolar Junction Transistor）」である。N 型・P 型・N 型（または P-N-P）の半導体層を結晶内部でサンドイッチ状に接合する構造により、機械的接触を排除して安定した電流増幅と量産が可能となった。

### (3) ゲルマニウムからシリコンへの材料転換

初期のトランジスタは、キャリア移動度が高く精製が容易なゲルマニウムを主材料としていた。しかし、ゲルマニウムはバンドギャップが狭く（約 0.67eV）、70℃～80℃程度の温度上昇で熱励起キャリアが急増して増幅動作が破綻するという致命的な弱点があった。 1954 年、テキサス・インスツルメンツ（TI）のゴードン・ティールが世界初の商用「シリコントランジスタ」の開発に成功した。シリコンはバンドギャップが広く（約 1.12eV）高温動作に強いだけでなく、地球上に豊富に存在し、さらに表面を酸化させることで極めて良質な絶縁膜（二酸化シリコン：$SiO_2$）を形成できるという、後の IC 化を決定づける化学的特性を備えていた。

## 3. 製造プロセスの革新とプレーナ技術の誕生（1950 年代後半）

### (1) 拡散法とメサ型トランジスタ

初期の接合型トランジスタは、溶融した半導体から結晶を引き上げる際に不純物を添加する「成長接合型」や、半導体基板の両面に不純物金属を溶かし込む「合金接合型」で作られていた。これらはベース層の厚みを均一かつ薄く制御することが困難であり、高周波特性に限界があった。 1950 年代半ばに導入された「気相拡散法（Diffusion Process）」は、高温炉内で不純物ガスをシリコン基板表面から熱拡散させることで、サブミクロン単位の極めて薄いベース層の形成を可能にした。これにより高周波特性が飛躍的に向上した「メサ型トランジスタ」が登場した。

### (2) プレーナ技術（Planar Process）の発明

メサ型トランジスタは PN 接合の端面が外部に露出していたため、大気中の水分や不純物の付着によって漏れ電流が増大し、信頼性が損なわれる問題があった。 1959 年、フェアチャイルド半導体のジャン・ヘルニは、この問題を抜本的に解決する「プレーナ技術」を発明した。プレーナ技術は以下の 3 つの工程を組み合わせた画期的なプロセスである。

1. **熱酸化膜形成：** シリコン基板表面を高温で酸化させ、緻密な絶縁膜（$SiO_2$）で覆う。
2. **フォトリソグラフィ：** 感光性樹脂（フォトレジスト）を塗布し、光露光とエッチングによって$SiO_2$膜に微細な窓を開ける。
3. **選択拡散：** $SiO_2$膜を保護マスクとして利用し、窓が開いた部分だけに不純物を拡散させて PN 接合を形成する。

この手法により、すべての PN 接合が基板内部に埋め込まれ、その表面が安定した$SiO_2$絶縁膜によって保護（パッシベーション）されることになった。さらに、すべての電極を基板の片面（同一平面＝プレーナ）から取り出せるようになったことで、配線工程の自動化への道が開かれた。

## 4. 個別素子から集積回路（IC）への飛躍（1958 年～1960 年代）

### (1) ハイブリッド IC からモノリシック IC へ

トランジスタの小型化が進んでも、それらを回路として機能させるためには、抵抗器やコンデンサなどの受動素子と個別トランジスタ（ディスクリート素子）をプリント基板上で手作業によってハンダ付けする必要があった。システムが複雑化するにつれ、無数の配線と接合部が故障の温床となり、「数の専制」が再び深刻化していた。
1958 年 9 月、TI のジャック・キルビーは、1 枚のゲルマニウム基板上にトランジスタ、抵抗、コンデンサをすべて作り込み、細い金線で接続した世界初の集積回路（IC）を実証した。しかし、キルビーの素子は基板内部の素子同士が電気的に完全に分離されておらず、配線も手作業のワイヤボンディングに頼っていたため量産には適さなかった。

### (2) ノイスによるモノリシック IC の完成

1959 年 1 月、フェアチャイルド半導体のロバート・ノイスは、前述のヘルニのプレーナ技術を応用し、現代の IC の原型となる「モノリシック（単一結晶）IC」を考案した。ノイスのアプローチの核心は以下の 2 点にある。

- **PN 接合分離（Junction Isolation）：** 基板内に逆バイアスをかけた PN 接合の壁を作ることで、単一のシリコン基板上に配置された複数のトランジスタや抵抗を電気的に完全に独立させた。
- **金属薄膜配線（蒸着配線）：** 基板表面を覆う$SiO_2$絶縁膜の上にアルミニウムなどの金属薄膜を蒸着し、フォトリソグラフィでパターニングすることで、素子間の配線を一括して平面的に形成した。

これにより、手作業の配線を完全に排除し、写真製版技術（フォトリソグラフィ）を用いて 1 枚のウエハ上に多数の回路を一括形成・量産する現代の半導体製造プロセスが確立された。

### (3) バイポーラ IC から MOSFET・CMOS 時代への橋渡し

1960 年代前半の初期 IC はバイポーラトランジスタを主体（TTL など）としていたが、素子の微細化と高集積化が進むにつれ、バイポーラ素子の構造の複雑さと定常的な消費電力の大きさが課題となった。同時期(1960 年)、ベル研究所のダウォン・カーンとマーティン・アタラによって、$SiO_2$絶縁膜の上に金属ゲート電極を配置して電界で電流を制御する「MOSFET（金属酸化膜半導体電界効果トランジスタ)」が実証された。MOSFET は構造が単純でプレーナ技術との親和性が極めて高く、1963 年にフランク・ワンラスが考案した「CMOS（相補型 MOS)」構造と結びつくことで、待機時消費電力をほぼゼロに抑えつつ高密度に集積できる次世代 IC（LSI・VLSI）の主役へと躍り出ることとなった。

## 5. 結論

真空管から始まった電子デバイスの歴史は、PN 接合による固体物理の制御（ダイオード・トランジスタ）を経て、材料のシリコン化と「プレーナ技術」という製造プロセスの革新によって決定的な転換点を迎えた。単なる素子の小型化にとどまらず、絶縁膜形成・光露光・選択拡散・薄膜配線という一連のプレーナプロセスが確立されたことで、個別素子を基板上で組み立てる時代から、単一結晶上に回路全体を一体形成する IC の時代へと移行した。このデバイス構造と製造技術の融合こそが、その後のムーアの法則を支える微細化と高集積化の揺るぎない基盤となっている。

F&M　株式会社　関東営業所
福田　信博